AMD оприлюднила детальну інформацію про процесори майбутнього покоління Zen 6, розкривши особливості їхньої архітектури та технічні переваги. Компанія випустила документацію, яка, попри орієнтацію на розробників програмного забезпечення, містить численні деталі щодо інженерних рішень, що лежать в основі нових процесорів, зокрема лінійки серверних CPU EPYC Venice.
Про це розповідає ProIT
Інноваційна архітектура та орієнтація на паралелізм
На відміну від еволюційного підходу в попередніх поколіннях, Zen 6 є абсолютно новою архітектурою. AMD зробила ставку на широку мікроархітектуру, що спрямована на досягнення максимальної пропускної здатності та ефективного масивного паралелізму. Серед ключових змін — 8-слотовий механізм диспетчеризації та підтримка одночасного багатопотоку (SMT), що дозволяє двом апаратним потокам динамічно конкурувати за загальний пул слотів.
Це означає, що в окремих випадках однопотокова продуктивність Zen 6 може не перевищувати показники деяких конкурентних процесорів Apple із ширшим диспетчером команд. Водночас у задачах, які потребують масштабної паралельної обробки даних, нова архітектура забезпечує значну перевагу. Додаткові лічильники для невикористаних слотів, простоїв бекенду та втрат під час арбітражу потоків підтверджують фокус на оптимізації багатопотокового виконання команд.
Покращення для обчислень із плаваючою комою та векторних операцій
Zen 6 отримала суттєві удосконалення у сфері роботи з FP- та SIMD-навантаженнями, що особливо важливо для виконання складних математичних та інженерних задач. За офіційною документацією, процесори підтримують повноцінне виконання AVX-512 для форматів FP64, FP32, FP16 і BF16, а також для FMA/MAC-операцій та змішаних векторних операцій FP-INT (включаючи VNNI, AES, SHA).
Продуктивність 512-бітних векторних блоків в Zen 6 настільки висока, що AMD об’єднує лічильники продуктивності для коректного моніторингу виконання. Це ще не гарантує абсолютного домінування в AVX-512, але свідчить про здатність нових ядер обробляти значні обсяги даних за один такт, чого не дозволяли попередні методики вимірювання.
“Головний висновок полягає в тому, що Zen 6 — це не еволюція Zen 5, а повністю нова архітектура з іншою філософією”.
AMD підтвердила, що виробництво Zen 6 буде здійснюватися на базі 2-нм техпроцесу TSMC. Серверні версії чипів потенційно підтримуватимуть до 256 ядер в одному процесорі. У поєднанні з новою мікроархітектурою це перший випадок, коли AMD створює дизайн з нуля саме для датацентрів, а не адаптує клієнтські рішення для серверних задач.
Поки що невідомо, які з цих функцій будуть реалізовані у споживчих версіях процесорів і як вони проявлять себе в реальних комп’ютерах. Однак вже зараз ясно, що Zen 6 орієнтована на масштабні обчислення, серверні навантаження та сфери, де пріоритетом є максимальна пропускна здатність, а не пікова частота ядра.