Штучний інтелект вперше розробив повноцінне ядро процесора RISC-V за рекордні 12 годин, демонструючи значний прорив у сфері автоматизації проєктування мікросхем. Процесор під назвою VerCore був створений стартапом Verkor.io із застосуванням спеціального інструменту Design Conductor, що використовує ШІ для повного циклу проєктування без втручання людини на жодному з етапів.
Про це розповідає ProIT
Деталі розробки процесора VerCore
Автономний агент ШІ самостійно виконав усі кроки – від опрацювання специфікації до створення фінального файлу GDSII, який необхідний для виробництва мікросхем. На відміну від традиційних методів, де окремі етапи автоматизуються спеціалізованими інструментами, Design Conductor забезпечив повний контроль над процесом, виконуючи проєктування, тестування й доопрацювання без зовнішньої допомоги.
Згідно з технічним описом, VerCore отримав п’ятиступеневу конвеєрну архітектуру з послідовним виконанням команд і тактовою частотою 1,48 ГГц. У бенчмарку CoreMark, який оцінює продуктивність мікроконтролерів, процесор набрав 3261 бал. Незважаючи на скромні результати, він став першим реально працюючим процесором, повністю спроєктованим ШІ.
Використані технології та перспективи
Проєктування відбувалося на основі відкритого академічного комплекту ASAP7 PDK, що імітує 7-нм виробничий процес. Цей комплект був розроблений у співпраці інженерів Університету Аризони і ARM Research, а його вихідні дані доступні на GitHub з відкритою ліцензією BSD 3-Clause.
Фізично чип поки не існує — його працездатність підтверджено на симуляціях з використанням еталонного симулятора Spike для архітектури RISC-V. Всі проєктні файли Verkor планує опублікувати до кінця поточного місяця, щоб забезпечити незалежну перевірку отриманих результатів. Також компанія анонсувала публічну демонстрацію процесу створення VerCore на конференції з автоматизації проєктування FPGA, яка відбудеться в Каліфорнії у липні.
Результатом стало отримання файлу GDSII, який можна використати для створення реального ядра CPU за допомогою ПЗ EDA. Фізично VerCore не існує, його працездатність була підтверджена у симуляції з використанням еталонного симулятора архітектури RISC-V, Spike.
Design Conductor не є класичною LLM, а радше системою, що спрямовує роботу мовних моделей у межах чітко визначеного алгоритму. Для створення ядра використовувалася специфікація обсягом 219 слів, підготовлена інженерами VerCore.
Зазначимо, що останнім часом технології ШІ все частіше застосовуються для автоматизації проєктування мікросхем. Нещодавно компанія Anthropic представила модель Claude Opus 4.7, а дослідники з Університету Північної Кароліни розробили інструмент CacheMind для підвищення ефективності роботи CPU. Таким чином, революція у сфері розробки апаратного забезпечення лише набирає обертів.