Samsung розпочала розробку 1-нм чіпів із запуском після 2030 року

|
Samsung розпочала розробку 1-нм чіпів із запуском після 2030 року

Південнокорейська компанія Samsung активно працює над створенням інноваційних технологій для виробництва чіпів за 1-нм техпроцесом. На даний момент, за інформацією галузевих джерел, компанія вже розробляє необхідні інструменти та технологічні рішення, однак до масового випуску таких процесорів ще залишилось кілька років.

Про це розповідає ProIT

Виклики переходу до 1-нм техпроцесу

Перехід від 2-нм до 1-нм технології вважається надзвичайно складним завданням навіть за мірками напівпровідникової індустрії. Для подолання фізичних обмежень Samsung планує впровадити нову архітектуру Fork Sheet. Особливість цієї архітектури полягає у введенні ізолюючої «стінки» між транзисторами, що дозволяє розміщувати їх щільніше, не збільшуючи площу кристала. За попередніми планами, завершення дослідницьких робіт очікується до 2030 року, а запуск виробництва чіпів за 1-нм технологією заплановано на 2031 рік.

hankyung.com

Технологічні особливості та поточний стан розробок

Наразі компанія використовує архітектуру GAA (Gate-All-Around) для своїх 2-нм процесорів, у якій електричний струм проходить по каналах з усіх боків транзистора, що суттєво підвищує енергоефективність. Проте для подальшого зменшення техпроцесу цього вже недостатньо, тому Fork Sheet розглядається як наступний етап еволюції напівпровідникових технологій Samsung. Такий підхід дає змогу ще більше ущільнити компоненти всередині чіпа, прибираючи зайві проміжки між елементами.

Водночас компанія стикається з низкою труднощів у впровадженні новітніх технологій. Зокрема, нещодавно стало відомо про надмірне енергоспоживання нового процесора Exynos 2600, виготовленого за 2-нм техпроцесом, що негативно впливає на автономність пристроїв.

Перехід від 2 до 1 нм вважається вкрай складним завданням навіть за мірками індустрії. Щоб обійти фізичні обмеження, Samsung планує використовувати нову архітектуру під назвою Fork Sheet. Її суть — у додаванні ізолюючої «стінки» між транзисторами, що дозволяє щільніше упаковувати їх на кристалі без збільшення площі.